首页> 外文OA文献 >A Dynamically Reconfigurable Architecture Combining Pixel-Level SIMD and Operation-Pipeline Modes for High Frame Rate Visual Processing

【2h】

A Dynamically Reconfigurable Architecture Combining Pixel-Level SIMD and Operation-Pipeline Modes for High Frame Rate Visual Processing

机译：结合像素级SIMD和操作管道模式的动态可重新配置架构，可实现高帧率视觉处理

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Nao Iwata; Shingo Kagami; Koichi Hashimoto;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A Novel Reconfigurable Processor Using Dynamically Partitioned SIMD for Multimedia Applications [J] . Chun-Gi Lyuh, Jung-Hee Suk, Ik-Jae Chun, ETRI journal . 2009,第6期

机译：一种使用动态分区SIMD的新型可重配置处理器，用于多媒体应用
2. A Novel Reconfigurable Processor Using Dynamically Partitioned SIMD for Multimedia Applications [J] . Chun-Gi Lyuh, Jung-Hee Suk, Ik-Jae Chun, ETRI journal . 2009,第6期

机译：一种使用动态分区SIMD的新型可重配置处理器，用于多媒体应用
3. A dynamically reconfigurable SIMD processor for a vision chip [J] . Komuro T., Kagami S., Ishikawa M. IEEE Journal of Solid-State Circuits . 2004,第1期

机译：用于视觉芯片的可动态重新配置的SIMD处理器
4. A Dynamically Reconfigurable Architecture Combining Pixel-Level SIMD and Operation-Pipeline Modes for High Frame Rate Visual Processing [C] . Iwata Nao, Kagami Shingo, Hashimoto Koichi, International Conference Field-Programmable Technology . 2007

机译：一种动态可重新配置的架构，组合像素级SIMD和操作管道模式，用于高帧速率视觉处理
5. Architectural enhancements for SIMD-style multimedia processing in general-purpose processors. [D] . Anugithan, Shuthakini. 2007

机译：通用处理器中SIMD样式多媒体处理的体系结构增强。
6. Comparison between Frame-Constrained Fix-Pixel-Value and Frame-Free Spiking-Dynamic-Pixel ConvNets for Visual Processing [O] . Clément Farabet, Rafael Paz, Jose Pérez-Carrasco, 2012

机译：用于视觉处理的帧约束固定像素值与无帧尖峰动态像素卷积网络之间的比较
7. The VEGA moderately parallel MIMD, moderately parallel SIMD, architecture for high performance array signal processing [O] . Taveniku, Mikael, Åhlander, Anders, Jonsson, Magnus, 1998

机译：VEGA中度并行MIMD，中度并行SIMD，用于高性能阵列信号处理的架构

A Dynamically Reconfigurable Architecture Combining Pixel-Level SIMD and Operation-Pipeline Modes for High Frame Rate Visual Processing

著录项

引文网络

相似文献

相关主题

期刊订阅